Delegierte Verordnung (EU) 2025/2003 der Kommission vom 8. September 2025 zur Änderung der Verordnung (EU) 2021/821 des Europäischen Parlaments und des Rates in Bezug auf die Liste der Güter mit doppeltem Verwendungszweck

Durchsuchbarer Text in vereinfachter Darstellung. Tabellen, Abbildungen und verbindliche Gestaltung bitte anhand der Originaldateien prüfen.

henverändernden Schichten oder Auflageschichten, bei dem ein Metall- oder Keramikpulver zusammen mit einem organischen Binder in einer Flüssigkeit suspendiert und durch Aufspritzen, Tauchen oder Aufpinseln auf ein Substrat aufgebracht wird. Die gewünschte Schicht wird anschließend durch Luft- oder Ofentrocknung und Wärmebehandlung gebildet. f. Kathodenzerstäubungsbeschichtung (Sputtern/Aufstäuben) ist ein Verfahren zur Herstellung von Auflageschichten, das auf dem Prinzip der Impulsübertragung beruht. Dabei werden positiv geladene Ionen mithilfe eines elektrischen Feldes auf die Oberfläche eines Targets (Beschichtungsmaterial) geschossen. Die Bewegungsenergie der auftreffenden Ionen reicht aus, um Atome aus der Oberfläche des Targets herauszulösen, die sich auf einem entsprechend angebrachten Substrat niederschlagen. Ergänzende Anmerkung 1: Die Tabelle bezieht sich ausschließlich auf das Abscheiden mittels Trioden- oder Magnetronanlagen oder reaktivem Aufstäuben, wodurch die Haftfestigkeit der Schicht und die Beschichtungsrate erhöht werden, sowie auf das beschleunigte Aufstäuben mittels einer am Target anliegenden HF-Spannung, wodurch nichtmetallische Schichtwerkstoffe zerstäubt werden können. Ergänzende Anmerkung 2: Ionenstrahlen mit niedriger Energie (weniger als 5 keV) können verwendet werden, um die Abscheidung zu aktivieren. g. Ionenimplantation ist ein oberflächenveränderndes Beschichtungsverfahren, bei dem das zu legierende Element ionisiert, durch ein Spannungsgefälle beschleunigt und in die Oberfläche des Substrats implantiert wird. Dies schließt Verfahren ein, bei denen neben der Ionenimplantation gleichzeitig das PVD-Beschichten mittels Elektronenstrahl und das Sputtern/Aufstäuben zur Anwendung kommen. TEIL V Kategorie 3 KATEGORIE 3 - ALLGEMEINE ELEKTRONIK 3A Systeme, Ausrüstung und Bestandteile Anmerkung 1: Die Erfassung der in den Nummern 3A001, 3A002 oder 3A501 – ohne die Unternummern 3A001a3 bis 3A001a10, 3A001a12 bis 3A001a14, 3A001b12 oder 3A501a15 – beschriebenen Ausrüstung, Baugruppen und Bauelemente, die besonders konstruiert sind oder dieselben Funktionsmerkmale wie andere Waren aufweisen, richtet sich nach deren Erfassungsstatus. Anmerkung 2: Die Erfassung der in den Unternummern 3A001a3 bis 3A001a9 oder 3A001a12 bis 3A001a14 beschriebenen integrierten Schaltungen, die festprogrammiert sind oder für eine bestimmte Funktion entwickelt wurden, richtet sich nach dem Erfassungsstatus der Waren, in denen sie verwendet werden. Ergänzende Anmerkung: Wenn der Hersteller oder Ausführer den Erfassungsstatus der anderen für die Endbenutzung vorgesehenen Ware nicht festlegen kann, richtet sich die Erfassung der integrierten Schaltungen nach den Unternummern 3A001a3 bis 3A001a9 und 3A001a12 bis 3A001a14. Anmerkung 3: Die Erfassung von (fertigen oder noch nicht fertigen) Wafern, deren Funktion festliegt, richtet sich nach den Parametern von Unternummer 3A001a, 3A001b, 3A001d, 3A001e4, 3A001g, 3A001h oder 3A001i. 3A001 Elektronische Bauelemente und Baugruppen (items) wie folgt: a. integrierte Schaltungen für allgemeine Anwendungen wie folgt: Anmerkung: Zu den integrierten Schaltungen gehören: — „monolithisch integrierte Schaltungen“, — „integrierte Hybrid-Schaltungen“, — „integrierte Multichip-Schaltungen“, — ‚integrierte Schichtschaltungen‘ einschließlich integrierter Schaltungen in SOS-Technologie (Silicon-On-Sapphire), — „integrierte optische Schaltungen“, — ‚dreidimensionale integrierte Schaltungen‘, — „monolithisch integrierte Mikrowellenschaltungen“ („MMICs“). Technische Anmerkungen: Im Sinne der Nummer 3A001.a gilt: 1. ‚Integrierte Schichtschaltung‘ (film type integrated circuit) bezeichnet eine Anordnung von „Schaltungselementen“ und metallischen Leitverbindungen, die durch Abscheiden einer dicken oder dünnen Schicht auf einem isolierenden „Substrat“ gebildet wird. 2. ‚Dreidimensional integrierte Schaltungen‘ (three dimensional integrated circuit) bezeichnet eine Anzahl zusammen integrierter Halbleiterchips oder Schichten aktiver Bauelemente, mit Kontaktdurchführungen durch das Halbleitermaterial, die mindestens einen Interposer, ein Substrat, einen Chip oder eine Schicht vollständig durchqueren, um die Bauelementschichten miteinander zu verbinden. Bei einem Interposer handelt es sich um eine Schnittstelle, die elektrische Anschlüsse ermöglicht. 1. integrierte Schaltungen, entwickelt oder ausgelegt für eine der folgenden Strahlungsfestigkeiten: a. Gesamtdosis größer/gleich 5 × 103 Gy (Silizium), b. Dosisrate größer/gleich 5 × 106 Gy (Silizium)/s oder c. integrierter Teilchenfluss (integrated flux) der Neutronen (1 MeV-Äquivalent) größer/gleich 5 ×1013 n/cm2 bezogen auf Silizium oder der äquivalente Wert für andere Materialien, Anmerkung: Unternummer 3A001a1c erfasst nicht Metall/Isolator/Halbleiter-Strukturen (MIS-Strukturen). 2. „Mikroprozessoren“, „Mikrocomputer“, Mikrocontroller, aus einem Verbindungshalbleiter hergestellte integrierte Speicherschaltungen, Analog-Digital-Wandler (ADC), integrierte Schaltungen, die ADCs enthalten und die digitalisierten Daten speichern oder verarbeiten, Digital-Analog-Wandler (DAC), elektrooptische oder „integrierte optische Schaltungen“ für die „Signaldatenverarbeitung“, anwenderprogrammierbare Logikschaltkreise (FPLDs), kundenspezifische integrierte Schaltungen, deren Funktion oder deren Erfassungsstatus in Bezug auf die Endbenutzergeräte unbekannt ist, FFT-Prozessoren (Fast Fourier Transform), statische Schreib-Lese-Speicher (SRAM) oder ‚nichtflüchtige Speicher‘ mit einer der folgenden Eigenschaften: a. ausgelegt für eine Betriebstemperatur über 398 K (125 °C), b. ausgelegt für eine Betriebstemperatur unter 218 K (-55 °C) oder c. ausgelegt für einen Betriebstemperaturbereich von 218 K (-55 °C) bis 398 K (125 °C), Anmerkung: Unternummer 3A001a2 erfasst keine integrierten Schaltungen, die für zivile Kraftfahrzeuge oder Eisenbahnzüge konstruiert sind. Technische Anmerkung: Im Sinne der Unternummer 3A001a2 sind ‚nichtflüchtige Speicher‘ Speicher mit einer Datenspeicherung über einen gewissen Zeitraum nach Abschaltung. Ergänzende Anmerkung: Für kryogene integrierte CMOS-Schaltungen, die nicht von Unternummer 3A001a2 erfasst werden, siehe Unternummer 3A501a15. 3. „Mikroprozessoren“, „Mikrocomputer“ und Mikrocontroller, hergestellt aus einem Verbindungshalbleiter und mit einer Taktfrequenz größer als 40 MHz, Anmerkung: Unternummer 3A001a3 schließt digitale Signal-Prozessoren, Vektorprozessoren und Coprozessoren ein. 4. nicht belegt; 5. Integrierte Schaltungen von Analog-Digital-Wandlern (Analogue-to-Digital Converters, ADCs) und Digital-Analog-Wandlern (Digital-to-Analogue Converters, DACs) wie folgt: a. ADCs mit einer der folgenden Eigenschaften: Ergänzende Anmerkung: SIEHE AUCH NUMMER 3A101. 1. Auflösung größer/gleich 8 bit, aber kleiner als 10 bit, mit einer „Abtastrate“ größer als 1,3 Gigasamples pro Sekunde (GSPS), 2. Auflösung größer/gleich 10 bit, aber kleiner als 12 bit, mit einer „Abtastrate“ größer als 600 Megasamples pro Sekunde (MSPS), 3. Auflösung größer/gleich 12 bit, aber kleiner als 14 bit, mit einer „Abtastrate“ größer als 400 MSPS, 4. Auflösung größer/gleich 14 bit, aber kleiner als 16 bit, mit einer „Abtastrate“ größer als 250 MSPS, oder 5. Auflösung größer/gleich 16 bit und mit einer „Abtastrate“ größer als 65 MSPS Ergänzende Anmerkung: Für integrierte Schaltungen, die ADCs enthalten und die digitalisierten Daten speichern oder verarbeiten, siehe Unternummer 3A001a14. Technische Anmerkungen: Im Sinne der Unternummer 3A001a5a gilt: 1. Eine Auflösung von n Bit entspricht einer Quantisierung von 2n Zuständen. 2. Die Auflösung des ADC ist die Anzahl der Bits in der digitalen Ausgabe, die der gemessenen analogen Eingabe entspricht. Die effektive Anzahl von Bits (effective number of bits - ENOB) wird für die Ermittlung der Auflösung des ADC nicht verwendet. 3. Bei „Mehrkanal-ADCs“ wird die „Abtastrate“ nicht zusammengefasst (aggregated). Die „Abtastrate“ ist die maximale Rate jedes einzelnen Kanals. 4. Bei „Interleaved-ADCs“ oder bei „Mehrkanal-ADCs“, die auch für den Interleaved-Modus spezifiziert sind, werden die „Abtastraten“ zusammengefasst (aggregated). Die „Abtastrate“ ist die maximale Gesamtrate (maximum combined total rate) aller Interleaved-Kanäle. b. DACs mit einer der folgenden Eigenschaften: 1. Auflösung größer/gleich 10 bit, aber kleiner als 12 bit, mit einer ‚angepassten Update-Rate‘ größer als 3 500 MSPS, oder 2. Auflösung größer/gleich 12 bit und mit einer der folgenden Eigenschaften: a. ‚Angepasste Update-Rate‘ größer als 1 250 MSPS, aber kleiner/gleich 3 500 MSPS und mit einer der folgenden Eigenschaften: 1. „Einstellzeit“ von Vollaussteuerung (full scale) auf 0,024 % oder weniger der Vollaussteuerung kleiner als 9 ns oder 2. ‚Störungsfreier Dynamikbereich‘ größer 68 dBc (Träger) bei der Erzeugung eines vollausgesteuerten (full scale) Analogsignals von 100 MHz oder der höchsten spezifizierten Frequenz kleiner 100 MHz für die Erzeugung des vollausgesteuerten (full scale) Analogsignals oder b. ‚angepasste Update-Rate‘ größer als 3 500 MSPS. Technische Anmerkungen: Im Sinne der Unternummer 3A001a5b gilt: 1. ‚Störungsfreier Dynamikbereich‘ (spurious free dynamic range, SFDR) ist das Verhältnis des Effektivwertes (RMS Value) der Trägerfrequenz (maximale Signalkomponente) am Eingang des DAC zum Effektivwert (RMS Value) der nächst größeren Rausch- oder Oberwellenkomponente an seinem Ausgang. 2. Der SFDR wird direkt durch die Tabelle der technischen Daten oder das Diagramm des SFDR über der Frequenz bestimmt. 3. Ein Signal gilt als vollausgesteuert (full scale), wenn seine Amplitude größer als - 3 dBfs (full scale) ist. 4. ‚Angepasste Update-Rate‘ (adjusted update rate) für DACs: a. Bei konventionellen (nicht interpolierenden) DACs ist die ‚angepasste Update-Rate‘ die Rate, bei welcher das Digitalsignal in ein Analogsignal gewandelt wird und die Analogwerte am Ausgang durch den DAC verändert werden. DACs, bei denen der Interpolationsmodus umgangen werden kann (Interpolationsfaktor gleich Eins), werden als konventionelle (nicht interpolierende) DACs angenommen. b. Bei interpolierenden DACs (Oversampling DACs) ist die ‚angepasste Update-Rate‘ die Update Rate des DAC geteilt durch den kleinsten Interpolationsfaktor. Bei interpolierenden DACs kann die ‚angepasste Update-Rate‘ auch anders genannt sein, einschließlich: — Eingangsdatenrate (input data rate) — Eingangswortrate (input word rate) — Eingangsabtastrate (input sample rate) — maximale Gesamteingangsbusrate (maximum total input bus rate) — maximale DAC-Taktrate für den DAC-Takteingang (maximum DAC clock rate for DAC clock input). 6. elektrooptische oder „integrierte optische Schaltungen“, entwickelt für die „Signaldatenverarbeitung“ und mit allen folgenden Eigenschaften: a. mit einer oder mehreren internen „Laser“-Diode(n), b. mit einem oder mehreren internen lichtempfindlichen Element(en) und c. mit optischen Strahlführungselementen. 7. Anwenderprogrammierbare Logikschaltkreise (FPLDs) mit einer der folgenden Eigenschaften: a. maximale Anzahl digitaler single-ended Ein-/Ausgaben größer als 700 oder b. ‚aggregierte serielle Spitzendatenrate des Transceivers bei Einwegübertragung‘ größer/gleich 500 Gb/s; Anmerkung: Unternummer 3A001a7 schließt ein: — CPLDs (Complex Programmable Logic Devices), — FPGAs (Field Programmable Gate Arrays), — FPLAs (Field Programmable Logic Arrays), — FPICs (Field Programmable Interconnects). Ergänzende Anmerkung 1: Für integrierte Schaltungen, bei denen anwenderprogrammierbare Logikschaltkreise mit einem ADC kombiniert sind, siehe Unternummer 3A001a14. Ergänzende Anmerkung 2: Für „elektronische Baugruppen“, Module oder Ausrüstung, die ein oder mehrere ‚anwenderkonfigurierbare‘FPLDs (Field Programmable Logic Devices enthalten, siehe Unternummer 3A502i. Technische Anmerkungen: Im Sinne der Unternummer 3A001a7 gilt: 1. Die maximale Anzahl der digitalen Ein-/Ausgänge in Unternummer 3A001a7a wird auch als die maximale Anzahl der Benutzer-Ein-/Ausgänge oder der verfügbaren Ein-/Ausgänge bezeichnet, unabhängig davon, ob der integrierte Schaltkreis gehäust ist oder als Chip vorliegt. 2. Die ‚aggregierte serielle Spitzendatenrate des Transceivers bei Einwegübertragung‘ ist das Produkt der seriellen Datenübertragungsrate des Transceivers bei Einwegübertragung multipliziert mit der Anzahl der Transceiver auf dem FPGA. 8. nicht belegt; 9. integrierte Schaltungen für neuronale Netze, Ergänzende Anmerkung: Für integrierte Schaltungen mit einer oder mehreren digitalen Verarbeitungseinheiten mit einer ‚Gesamtverarbeitungsleistung‘ (Total Processing Performance, TPP) von 6 000 oder mehr siehe Unternummer 3A501a16. 10. kundenspezifische integrierte Schaltungen, deren Funktion unbekannt ist oder deren Erfassungsstatus in Bezug auf die Endbenutzergeräte dem Hersteller nicht bekannt ist, mit einer der folgenden Eigenschaften: a. mehr als 1 500 Anschlüsse, b. typische ‚Signallaufzeit des Grundgatters‘ (basic gate propagation delay time) kleiner als 0,02 ns oder c. Betriebsfrequenz größer als 3 GHz, Technische Anmerkungen: Im Sinne der Unternummer 3A001a10b gilt: 1. ‚Signallaufzeit des Grundgatters‘ (basic gate propagation delay time) bezeichnet den Wert der Signallaufzeit, bezogen auf das Grundgatter, welches in einer ‚monolithisch integrierten Schaltung‘ verwendet wird. Für eine ‚Familie‘ von „monolithisch integrierten Schaltungen“ kann dieser Wert entweder als Signallaufzeit je typisches Grundgatter in dieser ‚Familie‘ oder als typische Signallaufzeit je Gatter in dieser ‚Familie‘ angegeben werden. 2. Die ‚Signallaufzeit des Grundgatters‘ ist nicht mit der Eingangs-/Ausgangsverzögerungszeit einer komplexen, ‚monolithisch integrierten Schaltung‘ zu verwechseln. 3. Eine ‚Familie‘ besteht aus allen integrierten Schaltungen, bei denen alle folgenden Eigenschaften bei ihren Herstellmethoden und -regeln sowie Spezifikationen angewendet worden sind, ausgenommen ihre speziellen Funktionen: a. gemeinsame Hard- und Softwarearchitektur, b. gemeinsame Entwurfs- und Prozess-Technologie und c. gemeinsame Grundcharakteristiken. 11. andere als die in den Unternummern 3A001a3 bis 3A001a10 oder 3A001a12 beschriebenen digitalen, integrierten Schaltungen, die auf einem Verbindungshalbleiter basieren und eine der folgenden Eigenschaften aufweisen: a. Gatteräquivalent (equivalent gate count) größer als 3 000 (Gatter mit zwei Eingängen) oder b. Umschalt-Frequenz (toggle frequency) größer als 1,2 GHz; 12. FFT-Prozessoren (Fast Fourier Transform), ausgelegt für eine komplexe FFT mit n Punkten in weniger als (n log2n)/20 480 ms; Technische Anmerkung: Im Sinne der Unternummer 3A001a12 ergibt die Formel bei n gleich 1 024 eine Berechnungszeit von 500 μs. 13. Integrierte Schaltungen für Direct Digital Synthesizer (DDS) mit einer der folgenden Eigenschaften: a. Digital-Analog-Wandler-(DAC)-Taktfrequenz größer/gleich 3,5 GHz und eine DAC-Auflösung größer/gleich 10 bit, aber kleiner als 12 bit oder b. DAC-Taktfrequenz größer/gleich 1,25 GHz und eine DAC-Auflösung größer/gleich 12 bit; Technische Anmerkung: Im Sinne der Unternummer 3A001a13 kann die DAC-Taktfrequenz als die Taktgeberfrequenz oder die Eingangstaktfrequenz spezifiziert werden. 14. Integrierte Schaltungen, die folgende Operationen ausführen können oder so programmierbar sind, dass sie folgende Operationen ausführen: a. Analog-Digital-Umwandlungen mit einer der folgenden Eigenschaften: 1. Auflösung größer/gleich 8 bit, aber kleiner als 10 bit, mit einer „Abtastrate“ größer als 1,3 Gigasamples pro Sekunde (GSPS), 2. Auflösung größer/gleich 10 bit, aber kleiner als 12 bit, mit einer „Abtastrate“ größer als 1,0 GSPS, 3. Auflösung größer/gleich 12 bit, aber kleiner als 14 bit, mit einer „Abtast